

Biblio



US5541130

Page 1 Claims

Drawing





#### THE WARRY Process for making and programming a flash memory array

Patent Number:

US5541130

Publication date:

1996-07-30

Inventor(s):

OGURA SEIKI (US); ROVEDO NIVO (US); WONG ROBERT C (US)

Applicant(s)::

IBM (US)

Requested Patent:

☐ JP8340095

Application Number: US19950477791 19950607

Priority Number(s):

US19950477791 19950607

IPC Classification:

H01L21/8247

EC Classification:

H01L21/8247M2

Equivalents:

### **Abstract**

A process for fabricating a high density memory array. N-type impurities are implanted in a ptype substrate to form continuous rails of diffusion that have a substantially flat contour. Each rail of diffusion defines a corresponding bit line. Each rail defines the source and drain region of each pair of adjacent memory array cells associated with the bit line. In one embodiment, multiple layers of polysilicon are utilized to form a control gate, a floating gate, a source and a drain. In another embodiment, multiple layers of polysilicon are utilized to form an auxiliary gate, a floating gate, a source and a drain. In both embodiments, the polysilicon layers self-aligned to substantially reduce polysilicon layer-overlap so as to minimize parasitic capacitances. Domino and Skippy Domino schemes are used to program and read the memory array cells. Programming may be implemented with channel hot-electron tunneling using relatively low programming voltages thereby realizing faster programming time and closer bit-line spacing.

Data supplied from the esp@cenet database - 12

### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-340095

(43)公開日 平成8年(1996)12月24日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			ŧ	支術表示箇所
H01L	27/115			H01L	27/10	434		•
	21/8247 29/788 29/792				29/78	371		
				審査請案	水 未請求	請求項の数30	OL	(全 19 頁)
(21)出願番号	 身	<b>特顯平8</b> -132201		(71) 出願ノ	ሊ 3900099	531		
	•				インタ・	ーナショナル・ヒ	<b>ユジネ</b> ス	ス・マシーン
(22)出願日		平成8年(1996)5	月27日		ズ・コ	ーポレイション		
					INT	ERNATION	VAL	BUSIN
(31)優先権=	主張番号	477791			ESS	MASCHI	NES	CORPO
(32)優先日		1995年6月7日			RAT	ION		
(33)優先権	主張国	米国 (US)			アメリ	カ合衆国10504、	ニュー	ヨーク州

(72)発明者 セイキ・オグラ

アメリカ合衆国12533、ニューヨーク州ホープウェル・ジャンクション、ロング・ヒ

ル・ロード 50

アーモンク (番地なし)

(74)代理人 弁理士 合田 潔 (外2名)


最終頁に続く

## (54) [発明の名称] メモリ・アレイの製作方法、プログラム方法及びメモリ・アレイ

## (57)【要約】

【課題】 高密度メモリ・アレイを製作するプロセスを 提供する。

「解決手段」 N型不純物がP型基板内12に注入され、実質的に平坦な輪郭を有する連続的な拡散レール24を形成する。各拡散レールが対応するビット・ラインを規定する。各レールはビット・ライン22に関連付けられる各隣接メモリ・アレイ・セル対のソース及びドレイン領域を規定する。1態様では、複数のボリシリコン層が制御ゲート、浮遊ゲート18、ソース及びドレインを形成するために使用される。ボリシリコン層は寄生を最小化するために、ボリシリコン層オーバラップを実質的に低減するように自己整合される。ドミノ及び記出すために使用される。プログラミングは比較的低いプログラミング電圧を用いて、チャネル・ホット・エレクトロン・トンネル現象により実現される。



## 【特許請求の範囲】

[請求項1] 基板内にメモリ・セルのアレイを製作する 方法であって、

- a) 前記基板上に隆起した分離領域を形成する工程であって、前記基板のアレイ活性領域上に第1の熱酸化物層を成長させる工程と、前記第1の熱酸化物層上に浮遊ゲートを形成する第1の導電層を付着する工程と、前記第1の導電層上に窒化物層を付着する工程とを含む、前記形成工程と、
- b) 前記第1の導電層及び前記窒化物層をマスキング及 10 びエッチングし、第1の方向に延びる複数の間隔を置い た細長のスタックを形成する工程と、
- c) 前記スタック間の前記アレイ活性領域に、前記基板と反対の電導性タイプを有する不純物を注入し、前記第1の方向に延び、実質的に平坦な輪郭を有する連続的な細長の拡散レールを形成する工程であって、前記拡散レールが間隔を置いたビット列ラインを形成する、前記注入工程と、
- d) 前記拡散レール上及び前記第1の導電層のエッジ上 に第2の熱酸化物層を成長させる工程と、
- e) 前記第2の熱酸化物層上に、補助ゲートを形成する 第2の導電層を付着する工程と、
- f) 前記第2の導電層を前記室化物層と同一平面になるように平坦化する工程と、
- g) 前記第2の導電層上に第3の熱酸化物層を成長させる工程と、
- h) 前記窒化物層を選択的にエッチングして、前記第1 の導電層を覆う前記窒化物層の1部を除去し、前記第1 の導電層を露出させるエッチング工程と、
- i)前記露出した第1の導電層上に第1の絶縁層を形成 30 する工程と、
- j ) 前記第 1 の絶縁層上に第 3 の導電層を付着する工程 と、
- k) 前記第3の導電層上に第2の絶縁層を付着する工程 と、
- 1)前記第3の導電層及び前記第2の絶縁層をパターニングして、ワード・ラインを形成するパターニング工程と、
- m)前記第1の導電層を選択的にエッチングして、前記 第1の導電層を前記第3の導電層と実質的に位置整合 し、電界分離領域を形成するエッチング工程と、 を含む、方法。

【請求項2】前記電界分離領域に不純物を注入する工程と、

前記電界分離領域上に酸化物層を形成する工程と、 前記電界分離領域上に第3の絶縁層を付着する工程と、 を含む、請求項1記載の方法。

【請求項3】前記第1の導電層にリンを添加する工程を含む、請求項1記載の方法。

【請求項4】前記第1の導電層がポリシリコンである、

請求項1記載の方法。

【請求項5】前記基板がP型シリコン基板である、請求項1記載の方法。

【請求項6】前記注入工程 c )において、前記不純物が N型不純物である、請求項5記載の方法。

【請求項7】前記第2の導電層がポリシリコンである、 請求項1記載の方法。

【請求項8】各ビット列ラインが、該ビット列ラインに 関連付けられる各隣接アレイ・セル対のソース領域及び ドレイン領域を規定する、請求項1記載の方法。

[請求項9]前記第2の導電層にリンを添加する工程を含む、請求項1記載の方法。

【請求項10】前記第1の絶縁層がONO共重合絶縁層を含む、請求項1記載の方法。

【請求項11】前記第3の導電層がポリシリコンである、請求項1記載の方法。

【請求項12】前記第3の絶縁層がリン・ケイ酸ガラスから成る、請求項2記載の方法。

[請求項13]前記アレイがNビット・ライン及びMワ 20 ード・ラインを有する、請求項1記載の方法により形成 されるメモリ・アレイ。

【請求項14】請求項13の前記アレイにデータ・ワードを書込む方法が、

- a) Nビット・ラインの各々に第1の電位を供給するステップと、
- b) 書込みオペレーションが最下位ビット・ラインまたはN番目のビット・ラインのいずれから開始するかを決定するステップと、
- c)前記ステップb)で前記書込み方法が前記最下位ビット・ラインから開始すると決定された場合、第2の電位を前記最下位ビット・ラインに供給し、順次前記第2の電位を各続くビット・ラインに供給するステップと、
- d) 前記ステップb) で前記書込み方法が前記N番目の ビット・ラインから開始すると決定された場合、前記第 2の電位を前記N番目のビット・ラインに供給し、順次 前記第2の電位を各ビット・ラインに降順に供給するス テップと、

を含む、方法。

【請求項15】次のデータ・ワードを書込むように、前和 記ステップa)乃至d)を繰返すステップを含む、請求項14記載の方法。

【請求項 16 】 a )前記第 1 の電位を前記 N 番目のビット・ラインに供給するステップと、

- b) 前記第2の電位をN-1番目のビット・ラインに供給するステップと、
- c) 前記第1の電位を前記N番目のビット・ラインに供給するステップと、
- d) その後Nを1減分するステップと、
- e) 全てのビット・ラインが前記第1の電位になるま
- 50 で、前記ステップa)乃至c)を繰返すステップと、

を含む、請求項14記載の方法。

【請求項17】請求項13の前記アレイのセルを読出す 方法であって、

- a) ワード・ラインをアクセスするステップと、
- b) 前記アクセスされるワード・ラインに関連付けられ て読出されるセルを選択するステップと、
- c) 前記選択セルに関連付けられるビット・ラインを第 1の電位にプリチャージするステップと、
- d) 前記プリチャージされるビット・ラインの直前のビ ット・ラインに第2の電位を供給するステップと、
- e) 前記プリチャージされるビット・ラインの直後のビ ット・ラインに第1の電位を供給するステップと、 を含む、方法。

【請求項18】基板内にメモリ・セルのアレイを製作す る方法であって、

- a) 前記基板上に電界分離領域を形成する工程と、
- b) 前記基板のアレイ活性領域上に第1の絶縁層を付着 する工程と、
- c) 前記第1の絶縁層上に浮遊ゲートを形成する第1の 導電層を付着する工程と、
- d) 前記第1の導電層上に第2の絶縁層を形成する工程
- e) 前記第1の導電層及び前記第2の絶縁層をマスキン グ及びエッチングし、第1の方向に延びる前記第1の導 電層及び前記第2の絶縁層の複数の間隔を置いた細長の スタックを形成する工程と、
- f) 前記スタック間の前記アレイ活性領域に、前記基板 と反対の電導性タイプを有する不純物を注入し、間隔を 置いたビット列ラインを形成する第1の方向に延びる細 長の拡散レールを形成する工程であって、前記拡散レー ルが実質的に平坦な輪郭を有する、前記注入工程と、
- g)前記第1の導電層により覆われない前記アレイ活性 領域の1部上に第3の絶縁層を形成する工程と、
- h) 前記第3の絶縁層上に制御ゲートを形成する第2の 導電層を付着する工程と、
- i) 前記第2の導電層上に第4の絶縁層を付着する工程 ٤.
- j) 前記第2の絶縁層及び前記第2の導電層をマスキン グ及びエッチングし、続いて、前記第1の絶縁層及び前 記第1の導電層をマスキング及びエッチングすることに より、前記第1の導電層を前記第2の導電層に位置整合 する工程と、
- k) 前記第1及び第2の導電層のエッジ上に第5の絶縁 層を形成する工程と、
- 1)前記アレイ活性領域上に第3の導電層を付着する工
- m) 前記第3の導電層上に第6の絶縁層を付着する工程
- n)前記第6の絶縁層及び前記第3の導電層をパターニ ングして、前記アレイ活性領域上に電界遮蔽を形成する 50 一平面になるように配置されて、補助ゲートを形成する

パターニング工程と、

を含む、方法。

【請求項19】前記第1の導電層がポリシリコンであ る、請求項18記載の方法。

【請求項20】前記第1の導電層にリンを添加する工程 を含む、請求項19記載の方法。

【請求項21】前記基板がP型シリコン基板である、請 求項18記載の方法。

【請求項22】前記注入工程f)において、前記不純物 10 がN型不純物である、請求項21記載の方法。

【請求項23】前記第2の導電層がポリシリコンであ る、請求項21記載の方法。

【請求項24】前記第2の導電層にリンを添加する工程 を含む、請求項23記載の方法。

【請求項25】各ビット列ラインが、該ビット列ライン に関連付けられる各隣接アレイ・セル対のソース領域及 びドレイン領域を規定する、請求項18記載の方法。

【請求項26】前記第2の絶縁層が酸化物及び窒化物を 含む、請求項18記載の方法。

【請求項27】前記第3の導電層がポリシリコンであ る、請求項18記載の方法。

【請求項28】前記第3の導電層にリンを添加する工程 を含む、請求項27記載の方法。

【請求項29】前記形成ステップk)が、

前記第1及び第2のポリシリコン層の前記エッジを封止 する酸化物層を形成する工程と、

前記酸化物層上に、酸化物及び窒化物を含むスペーサを 形成する工程と、

を含む、請求項18記載の方法。

【請求項30】メモリ・セルのアレイであって、

第1の電導性タイプを有する基板と、

分離領域を規定する第1の方向に延びる複数の細長のス タックであって、前記の各スタックが、

前記基板の活性領域上に配置される第1の熱酸化物層

前記第1の熱酸化物層上に配置され、浮遊ゲートを形成 する第1の導電層と、

を含む、前記スタックと、

前記基板の前記活性アレイ領域、及び前記スタック間に 注入される複数の連続的な細長の拡散レールであって、 40 前記レールが前記第1の方向に延び、実質的に平坦な輪 郭を有し、前記基板と反対の第2の電導性タイプを有す る不純物を含み、前記の各拡散レールがビット列ライ ン、及び該ビット列ラインに関連付けられる各隣接アレ イ・セル対のソース領域及びドレイン領域を規定する、 前記拡散レールと、

> 前記拡散レール上及び前記第1の導電層の前記エッジ上 に配置される第2の熱酸化物層と、

前記第2の熱酸化物層上に、前記窒化物層と実質的に同

第2の導電層と、

前記第2の導電層上の第3の熱酸化物層と、

前記第1の導電層上に配置される第1の絶縁層と、

複数のワード・ラインであって、

前記第1の絶縁層上に、前記第1の導電層と位置整合するように配置される第3の導電層と、

前記第3の導電層上に配置される第2の絶縁層と、

を含む、前記ワード・ラインと、

を含む、アレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフラッシュ・メモリ・アレイ構造に関する。

[0002]

【従来の技術】メモリ・デバイスは通常、超大規模集積回路(VLSI)上の行と列の矩形アレイ内に構成される半導体メモリを含む。ある行とある列の交差点は、"セル"と呼ばれる記憶素子となる。半導体メモリは様々なこうしたセルから成る。各セルはデータの2値ビットを記憶することができる。各列はビット・ラインを定義 20し、各行はワード・ラインを定義する。アドレスは各行または各列に割当てられる。セルの行または列にデータを書込むために、またはそこからデータを読出すために、所望のアドレスが2進コード形式でアドレス復号器の入力に提供される。2進コード化入力に応答して、復号器は書込みまたは読出しオペレーションのための所望の行または列を選択する。

【0003】 フラッシュ・メモリ・アレイなどのメモリ ・デバイスは、通常、NAND論理またはNOR論理に より構成されるアレイから成る。こうしたアレイは通 常、マンハッタン型構造として構成される。NAND論 理アレイはNOR論理アレイの約2倍の密度を有する。 しかしながら、NAND論理アレイでは、アクセス時間 が回路を通じる直列抵抗により低速である。更にNAN D論理アレイでは、複雑な周辺支援回路が要求される。 更にNAND論理アレイは、比較的低速なプロセスであ るFowler-Nordheimトンネル現象によるプログラミング に限られる。Fowler\_Nordheimトンネル現象は、フル・ ビット・ライン・バイアス電位が多数の電圧降下(連鎖 内の各デバイスのしきい値電圧)により低減されること 40 無しに、アレイ内の遠端または最後のデバイスに達する ように非選択ワード・ラインへの比較的高い電圧の印加 を要求する。従って、非選択ワード・ラインに印加され るこの高電圧により、隣接ビット・ラインが広く間隔を 置かれなければならず、高密度メモリ・アレイの設計を 妨げることになる。NAND論理アレイは通常、過度な 直列抵抗を回避するために直列の16デバイスに制限さ れる。更にNAND論理アレイの各メモリ・セルは、2 個の余分な選択ゲートを要求し、製造コストを押し上 げ、NAND論理アレイの効率を低下させる。

【0004】マンハッタン型構造によるメモリ・アレイ は通常、隣接セルにより共用される長い共通拡散を使用 する。こうした構成は、プログラミング及び読出しオペ レーションにおいて、逆プログラミング及び読出し干渉 などの困難を助長する。例えば、センシングの間にビッ ト・ラインが論理"低"レベルにプルダウンされるとき、 ビット・ラインが選択セルまたは隣接セルのいずれによ りプルダウンされているかが常に明らかでない。同様に アドレスされたセルが非導通状態の時、対応する選択ビ 10 ット・ラインは論理"高"レベルであるべきである。しか しながら、ビット・ラインは隣接非選択セルにより、誤 って論理"低"レベルにプルダウンされうる。プログラミ ング・オペレーションの間にも類似の混乱が生じる。例 えばアドレスされたセルのプログラミングは隣接セルを 混乱しうる。プログラミング及び読出しオペレーション に関連するこれらの問題を解決するために、多くの試み が取られてきた。1つの試みは、各メモリ・セルが非対 称構成を有するように設計することである。これはメモ リ・セルの一方向への角度注入(angle-implanting)に より達成され、それにより一方向からの妨害が反対方向 からの妨害よりも小さくなる。しかしながら、こうした セル構成により上述の問題がかろうじて軽減されるだけ であることが判明している。更に非対称のメモリ・セル 構成は、比較的大きなサイズのメモリ・セルを要求す る。上述の問題を解決するための別の試みは干渉を排除 するための追加のスプリット・ゲートを提供することで ある。しかしながら、このアプローチはメモリ・セルの サイズを同時に増加させる。更に別のアプローチは、同

【0005】NAND論理及びNOR論理メモリ・アレイは、通常、"スタック"に構成される多重ポリシリコン層を使用する。しかしながら、寄生容量はある層が別の層とオーバラップする度合いにより規定されるオーバレイ公差から生じる。層同士が互いに大きくオーバラップすると、メモリ・アレイのオペレーションに悪影響を及ぼす大きな寄生容量が生じる。

ーワード・ラインを共用するメモリ・セルのドレイン拡

[0006]

30 散を分離する。

【発明が解決しようとする課題】従って、従来のメモリ・アレイの問題及び欠点を鑑み、本発明の目的は、メモリ・セルの特性を悪化させること無しに、集積密度の増加を提供するメモリ・アレイ・アーキテクチャを提供することである。

[0007] 本発明の別の目的は、周辺コンポーネントの数を最小化するメモリ・アレイ・アーキテクチャを提供することである。

[0008] 更に本発明の別の目的は、読出しまたは書込みオペレーションにおける比較的高速なアクセス時間を提供し、比較的低消費電力を有するメモリ・アレイ・50 アーキテクチャを提供することである。

[0009] 更に本発明の別の目的は、隣接メモリ・セル間の干渉を生じること無く、プログラム及び読出され うるメモリ・セルを含むメモリ・アレイを提供すること である。

[0010] 本発明の別の目的は、読出し専用メモリの他に、ランダム・アクセス・メモリを実現するために使用されうるメモリ・アレイ・アーキテクチャを提供することである。

【0011】本発明の他の目的及び利点が、当業者には後述の説明から明らかとなろう。

#### [0012]

[課題を解決するための手段]本発明の第1の態様では、基板内にメモリ・セルのアレイを製作するプロセスを提供する。このプロセスは、

- a)基板上に隆起した分離領域を形成する工程であって、基板の活性領域上に第1の熱酸化物層を成長させる工程と、第1の熱酸化物層上に浮遊ゲートを形成する第1の導電層を付着する工程と、前記第1の導電層上に窒化物層を付着する工程とを含む、前記形成工程と、
- b) 第1の導電層及び窒化物層をマスキング及びエッチングし、第1の方向に延びる複数の間隔を置いた細長のスタックを形成する工程と、
- c)スタック間のアレイ活性領域に、基板と反対の電導性タイプを有する不純物を注入し、第1の方向に延び、 実質的に平坦な輪郭を有する連続的な細長の拡散レール を形成する工程であって、拡散レールが間隔を置いたビット列ラインを形成する、前記注入工程と、
- d) 拡散レール上及び第1の導電層のエッジ上に第2の 熱酸化物層を成長させる工程と、
- e) 第2の熱酸化物層上に、補助ゲートを形成する第2 の導電層を付着する工程と、
- f)第2の導電層を前記窒化物層と同一平面になるよう に平坦化する工程と、
- g) 前記第2の導電層上に第3の熱酸化物層を成長させる工程と
- h)窒化物層を選択的にエッチングして、第1の導電層 を覆う窒化物層の1部を除去し、第1の導電層を露出さ せるエッチング工程と、
- i) 露出した第1の導電層上に第1の絶縁層を形成する 工程と、
- j) 第1の絶縁層上に第3の導電層を付着する工程と、
- k) 第3の導電層上に第2の絶縁層を付着する工程と、
- 1)第3の導電層及び第2の絶縁層をバターニングし
- て、ワード・ラインを形成するパターニング工程と、
- m) 第1の導電層を選択的にエッチングして、第1の導電層を第3の導電層と実質的に位置整合し、電界分離領域を形成するエッチング工程とを含む。
- 【0013】関連する態様では、基板内にメモリ・セルのアレイを製作するプロセスが、
- a) 基板上に電界分離領域を形成する工程と、

- b) 基板のアレイ活性領域上に第1の絶縁層を付着する T程と
- c) 第1の絶縁層上に浮遊ゲートを形成する第1の導電 層を付着する工程と、
- d) 第1の導電層上に第2の絶縁層を形成する工程と、
- e) 第1の導電層及び第2の絶縁層をマスキング及びエッチングし、第1の方向に延びる第1の導電層及び第2 の絶縁層の複数の間隔を置いた細長のスタックを形成する工程と、
- 10 f)スタック間のアレイ活性領域に、基板と反対の電導性タイプを有する不純物を注入し、間隔を置いたビット列ラインを形成する第1の方向に延びる細長の拡散レールを形成する工程であって、拡散レールが実質的に平坦な輪郭を有する、前記注入工程と、
  - g)第1の導電層により覆われないアレイ活性領域の1 部上に第3の絶縁層を形成する工程と、
  - h)第3の絶縁層上に制御ゲートを形成する第2の導電 層を付着する工程と、
  - i) 第2の導電層上に第4の絶縁層を付着する工程と、
- 20 j)第2の絶縁層及び第2の導電層をマスキング及びエッチングし、続いて第1の絶縁層及び第1の導電層をマスキング及びエッチングすることにより、第1の導電層を第2の導電層に位置整合する工程と、
  - k) 第1及び第2の導電層のエッジ上に第5の絶縁層を 形成する工程と
  - 1)アレイ活性領域上に第3の導電層を付着する工程と、
  - m) 第3の導電層上に第6の絶縁層を付着する工程と、
- n)第6の絶縁層及び第3の導電層をパターニングし 30 て、アレイ活性領域上に電界遮蔽を形成する工程とを含

#### [0014]

[発明の実施の形態]本発明の好適な態様を述べるに当たり、付随の図面における同一参照番号は、本発明の同様の機構を指す。

【0015】1)第1の態様

図1を参照すると、本発明の好適なメモリ・アレイ10は、相互に交差する行及び列に配置される複数のメモリ・セルを含む。列は図中B0、B1、B2...、Bm 40 と指定されるビット・ラインに接続される。一方、行は W0、W1、W2、... Wnと指定されるワード・ラインに接続される。図1は、マンハッタン構造に構成されるメモリ・アレイ構造10の図解的平面図を示す。メモリ・アレイ10を形成するプロセスについて、図1及 び図2乃至図12を参照しながら述べることにする。

【0016】A)第1の態様を形成するプロセス

- a) 第1の態様を形成するプロセスの第1工程は、基板 12上に隆起した分離領域14(図2)を形成する工程 を含む。好適には、使用される隆起分離プロセスは、米 図は数番号第5.260040号で述べられるプロセスで
- 50 国特許番号第5369049号で述べられるプロセスで

ある。前記特許のプロセスに従えば、結果の構造は支援 回路領域上に成長されるトンネル酸化物層16及びアレ イ活性領域17を組込む。トンネル酸化物層16は、好 適には約90 の厚さを有する。

[0017] b) 結果の構造は、トンネル酸化物層16 上に浮遊ゲート18(図1参照)を形成する第1のポリシリコン層18を組込む。ポリシリコン層18は好適に は約3000 の厚さを有する。

[0018]c) このポリシリコン層 18は、リンにより濃度約102° c m<sup>-3</sup> に適切に添加される。

【0019】d)ボリシリコン層18上に窒化物の保護 層またはキャップ20(図2参照)も組込まれる。好適 には、保護層20は約1500 の厚さを有する。

【0020】e)図3を参照すると、リソグラフィック・マスク及び方向性エッチング・プロセスにより、アレイ活性領域において、ストライブまたは細長のスタック19が、第1のボリシリコン層18及び窒化物層20を含む大きな矩形に切り込まれる。しかしながら、トンネル酸化物層16は実質的にエッチングされない。支援回路領域では、高電圧デバイス及び低電圧デバイスの2種20類のデバイスが使用される。高電圧デバイス領域は、このプロセス工程の間にボリシリコン層18及び窒化物層20を取り除くように開口を開けられる。低電圧デバイス領域では、リソグラフィック・マスク・バターン層18及び20が、ゲート絶縁体として作用するトンネル酸化物層16と共にゲート電極を形成する。このリソグラフィック・マスクはまた、ストライプ19間のソース領域及びドレイン領域を規定する。

【0021】f)図4を参照すると、アレイ活性領域内でリソグラフィック・マスクが使用されて、ストライプ19間のストライプまたは領域21がN+型不純物により添加され、N型領域24が形成される。これはイオン注入により達成される。N型領域24は、基板12の上面と実質的に同一平面を成す実質的に平坦な輪郭を有する。このプロセス工程は、拡散されたビット・ライン22(図1参照)の形成に作用する。

【0022】g)酸化物層26が、第1のボリシリコン層18の露出したシリコン(Si)・エッジ上、及びN型領域24上に成長される。好適には、酸化物層26は約400の厚さを有する。低電圧支援回路領域では、先行エッチング・マスクにより開けられたソース及びドレイン領域、及びボリシリコン層18の露出したシリコン・エッジが酸化される。高電圧支援回路領域では、酸化物層26が高電圧に耐えうる十分な厚さを有するゲート酸化物層を形成する。

【0023】h)図5を参照すると、上記工程e)のエッチング/マスク・プロセスにより生成されたN型領域24 (ストライプ21により規定される領域)上に、第2のポリシリコン層28が付着される。ポリシリコン層28が次にリンにより添加される。ポリシリコン層28

10 は次にポリシリコン層28が窒化物キャップまたは窒化 物層20の上面と同一平面になるように、化学的-機械 的研磨プロセスにより平坦化される。破線30は、平坦 化される以前の第2のボリシリコン層28の表面を示 す。第2のポリシリコン層28は、補助ゲート(図1参 照)を形成する。補助ゲートは分離を提供するか、消去 ゲートとして任意選択的に使用されうる。ポリシリコン 層28はまた、高電圧デバイスのゲート領域を形成しう る。低電圧デバイスでは、ポリシリコン層28はソース 領域及びドレイン領域へのコンタクトを形成するために 使用されうる。この場合、ボリシリコン層28を付着す る以前に、ドレイン/ソース領域上で開状態のマスクが 使用されて、ソース/ドレイン領域が注入され、ソース /ドレイン領域の水平面上の酸化物層が方向性を持って エッチングされ、ゲートの側の酸化物が取り残される。 ボリシリコン層28は拡散レール(ソース/ドレイン領

[0024] i)図6を参照すると、第2のポリシリコン層28上に(酸化により)酸化物層34が成長される。

域) には電気的に接続されない。

[0025] j)第1のポリシリコン18上の窒化物層またはキャップ20が、選択的に除去される。窒化物層20を除去し、ポリシリコン層18を露出するために、高温のリン酸エッチング・プロセスが使用されうる。しかしながら、リン酸エッチング・プロセスは、ポリシリコン層28を覆う酸化物層34には影響しない。

[0026] k)図7を参照すると、露出された第1のポリシリコン層18が酸化され、ONO共重合絶縁層

(二酸化ケイ素と窒化ケイ素の化合物)の底面酸化物層を形成する。底面酸化物層は、好適には約200 の厚さを有する。次に、好適には約70 の厚さを有する窒化物層が前述の底面酸化物層上に付着される。次に酸化プロセスにより、薄い酸化物表皮が窒化物層上に形成され、ONO共重合絶縁層36が完成される。ONO層36はシーリング酸化物層34の厚さの約1/2以下に設計され、ONO層36を除去するために酸化物層34がエッチング・プロセスに晒されるときに(後述)、酸化物層34の十分な部分がポリシリコン層28上に残るように保証する。

【0027】1)図8を参照すると、第3のポリシリコン層38がONO層36上に付着される。ポリシリコン層38は次にリンにより添加される。

【0028】m)図8を再度参照すると、ポリシリコン 層38は次に絶縁層40により覆われる。

いために取り残される。

【0030】o)図9乃至図11を参照すると、第1のポリシリコン層18が選択的にエッチングされ、第1のポリシリコン層18が第3のポリシリコン層18が第3のポリシリコン層18が第3のポリシリコン層38に自己整合される)。しかしながら、第1のポリシリコン層18は第3のポリシリコン層38に自己整合される)。しかしながら、第1のポリシリコン層18は第3のポリシリコン層38(またはワード・ライン)下で連続的ではない。なぜなら、前者は上記工程e)のマスキング工程によりセグメント化され、ワード・ラインでにポリシリコンの浮遊ゲート18の"島"を形成したからである。従って、図1のライン2H-2Hに沿う断面図が図10に相当する。また、複数のワード・ライン及び補助を一トを形成する第2のポリシリコン層28を横断するライン2J-2Jに沿う断面図が、図11に示される。

【0031】p)図12(図9と同じ)を参照すると、 先行エッチング工程の結果、電界分離領域44がアレイ 活性領域内に形成される。電界分離領域44は低まった 領域であり、ホウ素注入46により添加され、寄生FE Tのオンを防止する酸化物を有するように酸化される。 好適には、酸化物層は約300 の厚さを有する。絶縁 層48が電界分離領域44に付着される。好適には、絶 縁層48は不動態PSG(リン・ケイ酸ガラス)層であ り、既知のプロセスにより平坦化される。この工程は、 上記工程b)、e)、f)及びo)と共に、チャネル領 域の形成を完成する。

【0032】第2のポリシリコン層28は、第3のポリシリコン層38をN型領域24から分離することにより、ワード・ライン・キャパシタンスを低減する。ポリシリコン層28は補助ゲートとして、浮遊ゲート18とポリシリコン層28間のトンネル現象により、可能な"消去ゲート"を提供する。

【0033】上述のように、N型領域または拡散レール 24は、アレイ・セルのソース/ドレイン領域を規定 し、基板12にN型不純物を添加することにより、各ワ ード・ライン38間の領域に形成される。ワード・ライ ン下の活性領域(チャネル領域)には、N型材料は直接 添加されない。各セルは浮遊ゲート、補助ゲート、ドレ イン及びソースを有する記憶トランジスタを構成する。 メモリ・アレイ10の固有な特長は、N型領域24の任 意の特定部分が、隣接セルのソース及びドレインを規定 することである。従って、メモリ構造10は、あるセル C.。のソースが隣接セルのドレインでもあり、またその 逆もあてはまる図25に示されるメモリ・セル・アーキ テクチャを有する。こうした構成は、あるセルのソース が隣接セルのドレインと異なる電位である時に発生す る、典型的な極性問題を排除する。従って、各ビット・ ライン111 (BO... Bn) は1セルのドレインと して、同時に隣接セルのソースとして作用する。例え

ば、B1はセルC。。のソース202として、同時にセル C。1のドレイン204として作用する。更に図25に示 されるように、ビット・ラインB0を除く各ビット・ラ インは、その特定のビット・ラインにより規定される列 内の各対のまたは隣接セルのソース及びドレインとして 作用する。こうした構成は、アレイのオペレーションに 必要なビット・ラインの数を低減し、従って追加のメモ リ・セルのための追加の空間を提供する。更にとうした 構成は、選択ラインの必要を排除し、同様に追加セルの ための追加の空間を提供する。従って、との構成は、比 較的設計的な複雑度の低い高密度メモリ・アレイに帰結 する。更に図25に示される構成は、あるセルのソース が隣接セルのドレインと同一電位であるので、非選択セ ルが電力を消費しないために、比較的低い消費電力を提 供する。図25に示される各セルは、EEPROMセル であり、各セル内の破線は浮遊ゲートを表す。

12

[0034]2)第2の態様

図13を参照すると、本発明の別のメモリ・アレイ100が示され、相互に交差する行及び列に配置される複数20のメモリ・セルを含む。列はビット・ラインB0、B1、B2、...、Bmに接続され、行はワード・ラインW0、W1、W2、...、Wnに接続される。メモリ・アレイ構造100はマンハッタン構造に構成される。メモリ・アレイ構造100を形成するプロセスについては、図13及び図14乃至図24に関連して詳述される。

[0035]A)第2の態様を形成するプロセス本発明のメモリ・アレイの第2の態様を形成するプロセスの各工程について、詳細に説明する。

30 a)図14を参照すると、プロセスの第1工程は、基板 104上に電界分離領域102を形成する。LOCOS 分離またはSTI分離などの標準の分離プロセスが、メ モリ・セル・アレイの支援回路のために使用されうる。 こうしたプロセスが使用される場合、アレイは活性領域 (無電界酸化物)として保持され、窒化物が電界分離領 域に該当しない任意の領域上に付着される。

【0036】b)必要に応じて、セルしきい値を調整するように、イオン注入によりアレイの選択領域に添加するために、アレイ活性領域がマスクされる。このプロセ ス工程は、例えば電界分離の形成の間に活性領域を保護する窒化物層を除去した後など、電界分離の完了後に実施される。

【0037】c)デバイス領域上の残りの保護膜が、次にエッチング・プロセスにより除去される。ここで用語"デバイス領域"は、メモリ・セル回路または支援回路で使用される任意のデバイスを指すものとする。

[0038]d)図15を参照すると、トンネル酸化物層106がアレイ活性領域108上に成長される。トンネル酸化物層106は、好適には約90 の厚さを有す 50 る。

【0039】e)図15を参照すると、第1のポリシリ コン層110がトンネル酸化物層106上に付着され、 浮遊ゲートを形成する。ポリシリコン層110は好適に は約1200 の厚さを有する。

【0040】f)図15を参照すると、ポリシリコン層 110が次に付着され、酸化されて共重合絶縁層113 を形成する。共重台絶縁層113は、好適には約250

の厚さを有する。酸化物-窒化物-酸化物(ONO) 絶縁層が所望される場合には、次に窒化物層が共重合絶 縁層113上に付着される。窒化物層は、好適には約7 0 の厚さを有する。

【0041】g)図13、図16及び図17を参照する と、共重合絶縁層113及び第1のポリシリコン層11 〇が、リソグラフィック・マスク及び異方性エッチング 技術によりパターニングされる。エッチング技術とし て、RIEエッチング技術が使用されうる。エッチング 工程は、支援回路領域から共重合絶縁層及びポリシリコ ン層を除去する。アレイ活性領域108のパターニング により、ワード・ラインの方向に垂直な方向に、材料の ストライプまたは細長のスタック109が生成され、浮 遊ゲートがワード・ラインに平行な方向に連続的になら ないようにする。

【0042】h)図18を参照すると、アレイ活性領域 がマスクされ、基板内にN型添加物が注入されて、ポリ シンコン層110及び共重合絶縁層113のストライプ またはスタック109間に、連続的な拡散レール103 が位置整合されて形成される(拡散の連続レールはスタ ック109に自己整合される)。特に、連続拡散レール は、フォトレジスト・マスクを用いるN型添加物のイオ ン注入により形成される。N型添加物は、制御ゲートま たはワード・ラインの直下のアレイ活性領域部分には注 入されない。これらの形成については後述される。前述 のメモリ・アレイ構造と同様、メモリ・アレイ100の 固有の特長は、拡散レール103の任意の特定部分が、 隣接セルのソース及びドレインを規定することである。 これについては更に後述される。

【0043】i)必要に応じて、ポリシリコン層110 により覆われない残りのトンネル酸化物106が領域内 ではぎ取られる。

【0044】j)図19を参照すると、酸化物層115 がポリシリコン層110により覆われないアレイ活性領 域の全ての部分上に成長される。との工程は、酸化物層 115を〇N〇層にするような層が共重合絶縁層113 上に付着された場合、共重合窒化物層の酸化に作用す る。これは窒化物層が共重合絶縁層113上に付着され た場合にだけ発生しうる。この工程は、共重合絶縁層 1 13により覆われないポリシリコン層110のエッジも 酸化させる。ソース/ドレイン領域を規定する連続拡散 レール及びポリシリコン層11のエッジを覆う酸化物層 115部分は、約650 の厚さを有する。非添加領域

上に成長される酸化物層115部分は、約200 の厚 さを有する。

【0045】k)次の工程では、支援回路領域のしきい 値を選択的に調整するように、マスクして注入する。マ スク及びエッチング・プロセスにより、低電圧支援回路 領域から酸化物層115が除去される。との酸化物は高 電圧支援回路のゲート領域上のマスクにより保持され る。高電圧回路は通常、論理関数で使用される低電圧支 援回路よりも厚いゲート酸化物層を要求する。

【0046】i)次に低電圧ゲート酸化物が、低電圧支 援回路領域上に成長される。従って、髙電圧支援回路の ゲート領域の総ゲート酸化物層は、以前の酸化物層11 5とこの工程で形成される酸化物層とを含む。低電圧支 援回路の総ゲート酸化物層は、この工程で形成される酸 化物層だけを含み、従って、高電圧支援回路のゲート領 域上に形成される総ゲート酸化物層よりも薄い。

【0047】m)図13及び図20を参照すると、制御 ゲート(ワード・ラインとも呼ばれる)を形成するため に、第2のポリシリコン層114が付着される。説明の 都合上、第1のポリシリコン層110は破線により、第 2のポリシリコン層114の下方に示される。この図の 尺度は実際とは異なり、後述のように、第1のポリシリ コン層110及び第2のポリシリコン層114は互いに 位置整合される。

【0048】n)図20を参照すると、第2のポリシリ コン層114が次にリンにより添加され、好適には酸化 物と窒化物との化合物から成る絶縁層またはキャップ1 17により覆われる。

【0049】o)図21を参照すると、絶縁層またはキ ャップ117及びポリシリコン層114が次にパターニ ングされて、支援回路のセルのゲート電極が形成され る。この層のエッチング工程は、支援回路領域内のゲー ト酸化物層上で終端する。アレイ活性領域内において、 エッチングは共重合絶縁層113上または連続拡散領域 (ソース/ドレイン領域)上の酸化物層115上で停止 する。第1のポリシリコン層110を第2のポリシリコ ン層114のエッジに位置整合(または自己整合)する ために、第2のポリシリコン層114が露出された共重 合絶縁層113及びポリシリコン層114の方向性エッ 40 チングのためのマスクとして使用される。このエッチン グ・プロセスの間、支援回路を保護するために、追加の マスクが使用される。連続拡散レール(またはソース及 びドレイン領域)上の酸化物層は、共重合絶縁層よりも 厚いので、このエッチング・プロセスの後、酸化物がソ ース及びドレイン領域上で取り残される。従って、ポリ シリコンを選択的にエッチングする任意の続くエッチン グ・プロセスは、ソース/ドレイン領域のシリコン(S i)をエッチングしない。絶縁層またはキャップ117 が、ポリシリコン層114がエッチングにより取り去ら 50 れないように保護する。

【0050】p) 図23を参照すると、これは図17に 類似の断面図を表し、寄生FETのしきい値Ⅴ₁を上昇 させて分離を改善するように、次に浮遊ゲート110間 の電界分離領域101が注入される。分離領域101は 低まった領域である。前述の注入工程を達成するため に、ブロック・アウト・マスクが支援回路領域上で使用 される。注入123はアレイ内の適切な領域と自己整合 される。支援回路またはメモリ・セルにとって必要なし DDまたは他のドレイン・エンジニアリングのために、 他のマスク工程及び注入工程が使用されてもよい。この 10 工程は、前記工程b)、d)、e)、h)及びo)と共 に、チャネル領域の形成を完成させる。

【0051】q)図23を参照すると、軽酸化がポリシ リコン層110及び114により規定されるスタックの エッジを封止する酸化物層125を形成する。酸化物層 125はスペーサとして作用し、上述のエッチングまた は注入工程の間に、ポリシリコン層110及び114の エッジにおいて遭遇されうる任意の損傷を直すことを容 易にする。次に、図24に示されるように、ゲート上へ の酸化物/窒化物の化合物の共形付着、及びそれに続く 異方性エッチング・プロセスにより、スペーサ126が 酸化物125上に形成される。

【0052】r)必要に応じて、電界分離領域が約50 0 の厚さを有するように、更に酸化される。絶縁層 1 17及び側壁スペーサ126内の窒化物がゲート電極の 酸化を防止する。

【0053】s)次に支援デバイスのソース/ドレイン 領域が適切なマスク及び注入プロセスにより形成され

コン層130がアレイ活性領域上に付着され、リンによ り適切に添加される。

【0055】u)図24を再度参照すると、次にポリシ リコン層130上に絶縁層132が付着される。ポリシ リコン層130及び絶縁層132がパターニングされ て、アレイ上に電界遮蔽が形成される。この遮蔽は次に エッチングされ、支援回路領域から完全に除去される。\*

\*このエッチング工程を実現するために高度に選択的な等 方性エッチング・プロセスが使用され、支援回路ゲート のエッジ上に拡散レール部分が残らないようにされる。 好適には、ポリシリコン層130がグラウンド電位にバ イアスされる。

【0056】上述のように、N型領域または拡散レール 103が、アレイ・セルのソース/ドレイン領域を規定 し、基板104内へのN型不純物の添加により、各ワー ド・ライン間に形成される。N型材料は、ワード・ライ ンの活性領域の直下に添加される。上述のように、メモ リ・アレイ100の固有の特長は、拡散レール103の 任意の特定部分が、隣接セルのソース及びドレインを規 定することである。各セルは浮遊ゲート、制御ゲート、 ドレイン及びソースを有する記憶トランジスタを構成す る。メモリ構造100はまた、上述の図25に示される メモリ・セル・アーキテクチャを有する。

【〇〇57】3)プログラミング及び消去オペレーショ

次に、上述の逆プログラミング及び読出し干渉を排除す る改善された方法について述べることにする。

【0058】1. ブロック消去

全てのビット・ラインBO乃至BnがV。。(Nチャネル FETでは約8 V) に持ち上げられ、全てのワード・ラ イン♥0乃至♥mが接地される。消去選択はワード・ラ インを論理"O"に、選択ビット・ラインBLをV。。にセ ットすることにより2ビットに制御される。非選択ワー ド・ライン及び非選択ビット・ラインは、V。の約1/ 2にセットされる。

【0059】2. ドミノ・プログラム

【0054】t)図24を参照すると、第3のポリシリ 30 プログラミング・オペレーションを実現するためには、 発生しうる混乱を回避するために、ワード・ライン選択 以前に、ビット・パターンが事前設定されなければなら ない。下記の表 l は、n ビットの内の l ビットに対する プログラム・ビット・パターンを示す。V。は通常、 6.5Vである。

下記の表2は、 n ビットの内の 1 ビットに対する読出し

理"0"にセットされ、アクセス時にV。。に持ち上げられ

ビット・パターンを示す。ワード・ラインは初期に論

【表1】

ビット・ライン 選択セル

Bj-1 Bj Bj+1 Bn-1 Bn BO B1 0 0 0 0 0 セルロ VP 0 0 0 VP 0 VΡ VP VP セルj VP VP VP セルn-1 VP VP VΡ ※【0061】3. 読出し

【0060】1ワード・ラインだけが選択される場合に は、nビットの1ビットだけが、プログラミングのため にビット復号器により選択される。毎回、1ビット・ラ インだけが切り替えられる必要がある。複数ワード・ラ インが選択されている場合には、複数ビットを同時に書 Ж 込むととができる。

る。 【表2】

選択セル ビット・ライン

> Bj-1 Bj Bj+1 Bn-1 Bn B 0 B 1

セルO VDD O VDD VDD VD セルj VDD VDD VDD vdd O セルn-1 VDD VDD VDD VDD VD

[0063]ビット・ライン・センス信号が、フラッシュ・セルのある $V_t$ に制限される。しかしながら、スイング (振幅)は約100mvの入力信号スイングを必要とする従来のセンス増幅器にとって十分である。1度にnビットの内の1ビットだけが選択される場合、1ビット列がグラウンドに放電され、他の全ての非選択列はVDDに維持される。しかしながら、読出しオペレーションでは複数ビット・ラインが選択されうるので、こうしたオペレーションを実現するためには回路変更が要求される。

【0064】4)ドミノ・アクセス機構 好適な態様では、読出し及び書込みの両オペレーション において、ドミノ・アクセス機構が使用される。

【0065】ドミノ機構は、フラッシュ・メモリ・アレイの、そして特にマンハッタン構造のメモリ・アレイのアクセスの間の列(ビット・ライン)移動を指す。ここでアクセスとはフラッシュ・アレイの読出し及びプログラミングを指す。消去は一般にデータ・ビット・ブロックに対して実行され、ドミノ機構により提供される厳密な選択を要求しない。

【0066】プログラミングでは、ピット・ラインは2 つの可能な電圧レベル、例えばGND(グラウンド電 位)及びVPを有する。今日の技術では、VPは約4V 乃至8Vである。全てのビット・ラインがGNDまたは VPのとき、アレイは待機状態であり何もオペレーショ ンは実行されないが、アレイはドミノ・プログラミング の準備完了状態である。ドミノ・プログラミングは全て がGND状態または全てがVP状態のいずれかから開始 40 し、アレイの左側からまたはアレイの右側から開始す る。全てのビット・ラインが初期にGNDにセットされ ており、プログラミングが左側から開始し、1ワード・ ラインだけが選択されている場合、最左端ビット列をV Pに持ち上げることにより最左端ビット列のプログラミ ングが実行される。次に、2番目の最左端ビット列をV Pに持ち上げることにより、2番目の最左端ビット列の プログラミングが実行される。この直列リップリング (すなわち波紋) が、全てのビット列がVPにセットさ れるまで左から右に継続される。

VDD VDD VDD VDD vdd 0 VDD vdd 0

【0067】との時点で、プログラミングは次の2つのいずれかの方法により、次のワード・ラインに対応するように移行する。

a)全てのビット列をGNDにリセットし、上述の如く 左から右にリップリングを繰返す。

b) 現ビット・ライン・レベルから開始するが、最右端ビットをプログラムするために最右端ビット列を接地する。その後、最右端列を除くほとんどのビット列がVPとなる。次に、2番目の最右端ビットがそれにV。を供給することによりプログラムされ、その間、次のすなわち続く3番目の最右端ビット列はグラウンド電位である。右から左へのこのリップリングが、全てのビット・ラインがGNDにセットされるまで継続される。

[0068] この後、ドミノ・アクセスが上述のように 再度左から右に進行する。この左から右への及び右から 左への交互のリップリングは、ビット・サーベンタイン ・ドミノ機構として参照される。サーベンタイン・ドミ ノ機構は、データ・ブロックを直列に低消費電力で書込 むのに有用である。電力節減は単一ビット・ライン切替 えの静かなオペレーションにより達成される。

[0069] プログラミング・オペレーションでは、オペレーションを高速化するために、複数ワード・ラインが選択されうる。しかしながら、プログラミング電流が同一ビット列上でプログラム可能なビット数を制限する。従って、データ入力がワード・ライン電圧レベルを通じて制御されることが必要である。

【0070】ドミノ機構は読出しにも同様に適用され る。ドミノ読出し機構は、マンハッタン構造内の隣接セ ルからの読出し干渉を排除するために必要とされる。 2 種類のビット・ライン電圧レベルVL及びVHが存在す る。VLは好適にはグラウンド電位(GND)であり、 VHは好適には約1.5Vである。しかしながら、読出 されるために選択されるビット・ラインはvhとして参 照されるレベルにセットされる。 vhにセットされるビ ット・ラインは、そのビット・ラインがVHにプリチャ ージされることを示す。ビット・ラインは選択セルが消 去されていれば、こうしたセルによりVLにブルダウン される。選択セルがプログラムされていれば、ビット・ ラインはVHに維持される。プログラミングの場合に は、1度に複数ワードが選択されうるのに対して、読出 しオペレーションでは、1度に1ワードだけが選択され うる。

【0071】1. 消去

ドミノ機構による消去オペレーションでは、全てのビット・ラインBL。がV。。(好適には約8V)に持ち上げられ、ワード・ラインはグラウンド電位に接続される。 50 消去選択は選択ビットに関連付けられるワード・ライン を約0∨にセットし、選択ビット・ラインを∨。。にセッ トすることにより2ビットにより制御されうる。非選択 ワード・ライン及びビット・ラインは V。。の約1/2 V すなわち約4 V にセットされうる。

## 【0072】2. プログラム

1サイクルにつきm×nセル内の1セルに"1"を書込む ためのドミノ・ビット・パターンについて述べることに する。特定のビット・パターンに対してワード・ライン 選択信号が₩。から₩。に波紋される。次のビット・パタ ねるように波紋される。"0"を書込むとき、書込みクロ ックがスキップされるかワード・ライン選択信号がスキ ップされる。消費電力を最小化するためにはサーベンタ イン・ドミノ書込み機構が好適である。なぜなら、1ワ\*

\*ード・ラインだけが切り替わる必要があり、1セルだけ がプログラム電流を導通するからである。ドミノ・ビッ ト・パターンは、1サイクル当たりmビットを書込むた めに使用されうる。こうした状況においては、同時にm ワード・ラインをゲートするためにmデータ・ビットが 使用される。mデータ・ビットの1ビットだけが論理" 0"の場合、対応するワード・ラインは低または"0"で あり、それ以外では、全てのワード・ラインが高であ る。従って、最大m個の"1"ビットが、この並列ドミノ ーンに対し、ワード・ライン選択信号がW。からW。にう 10 機構により 1 サイクルにつき書込まれうる。下記の表 3は、図25の様々なビット列のセルを書込むためのドミ ノ・ビット・パターンを示す。

20

選択セル ビット・ライン

BO B1 Bj-1 Bj Bj+1 Bn-1 Bn VP VP VP VP VΡ セル0 VP VP VΡ VΡ n 0 セルj 0 VΡ 0 0 セルn-1 0 0 0 0

【0073】セルi、jは、図26の行i、列jのセル 20%れるときには、複数セルがプログラムされる。 である。単一ワード・ラインが選択されるときには、1 セルがプログラムされる。複数ワード・ラインが選択さ※

【表4】

【表3】

ドミノ・プログラム B0 B1 B2 B3 B4 B5 B6 0 0 0 0 0 VP 0 セルハ 0 VP VP 0 0 0 セル1 0 VP VP VP 0 0 0 セル2 VP VP VP VP 0 0 0 セル3 VP VP VP VP VP 0 セル4 VP VP VP VP VP 0 セル5

【0074】3. 読出し

1 サイクルにつきm×nセル内の1セルを読出すための ドミノ・ビット・パターンについて述べることにする。 あるビット・パターンに対してワード・ラインが♥。か ら₩。に波紋される。次のビット・パターンに対してワ ード・ラインが♥。から♥。にうねるように波紋される。 表5を参照すると、VL及びVnは電圧バイアスであり、  $0 \le V_1 \le V_2 \le V_3$ 。である。 $V_1$ はグラウンド電位であ り、V,は好適には約1.5 Vである。V,。は好適には 約5 Vであり、V, は特定のセルがV, 電位にプリチャー ジされることを表す。各ワード・ライン選択₩。乃至₩。★40

30★は初期にはV゚であり、特定のワード・ラインがアクセ スされるときにVuに持ち上げられる。セルjを読出す ためにセルj-1がV<sub>L</sub>にセットされ、セルj+1がV<sub>n</sub> にセットされ、B<sub>1</sub>がV<sub>4</sub>にプリチャージされる。セルj が論理"1"の場合、 $B_1$ は $V_n$ のままである。セル j が" 0 "の場合には、B,がそのセルによりプルダウンされ る。ダウン・レベルはセンス増幅器によりまたは論理" O"状態のセル j + 1 により、V"よりも低いあるしきい 値電圧V<sub>t</sub>にクランプされる。

【表5】

選択セル ビット・ライン>

Bj+1 Bn-1 Bn B0 B1 Bi-1 Bi VH VH VΗ VL (vh)VH VH セルi、0 (vh) VH VΗ VHVL VL VL セルi、j VL (vh) VL VL VL twi, n-1 VL VL ☆し、ここで i = [0, m] である。 【0075】表6及び図25は、ドミノ読出し機構が様 【表6】

々なビット列のセルを読出すために使用される様子を示 す。セルi、jは、図25の行i及び列jのセルを表 ☆

ドミノ読出し B0 B1 B2 B3 B4 B5 B6 VL vh VH VH VH VH セルロ

21							
セル1	VL	٧L	v h	VΗ	VΗ	VΗ	VΗ
セル2	VL	V L	٧L	v h	VΗ	VΗ	VΗ
セル3	VL	VL	٧L	٧L	v h	VΗ	VΗ
セル4	VL	VL	VL	٧L	٧L	v h	VΗ
セル5	VL	VL	VL	VL	VL	VL	v h

【0076】5)スキッピ(skippy)・ドミノ・アクセ ス機構

マンハッタン構造内のスタック・ゲート・フラッシュ・ セルに対して、プログラミング及び消去が拡散の同じ側 で発生しうる。髙電圧拡散消去プロセスが使用される場 10 合には、これは望ましくない。スキッピ・ドミノ機構は 同じ側での消去及びプログラミングを回避する。図26 に示されるように、スキッピ・ドミノ機構は、アレイを 同一領域に重ねられた偶数サブアレイと奇数サブアレイ の2個のサブアレイとして取り扱う。

【0077】2つのビット列がリッピングにおいて毎回 切り替えられる。偶数サブアレイがプログラムされる場米

スキッピ・プログラム	ВО	В 1
セル0	VΡ	0
セル2	VΡ	VΡ
セル4	VΡ	VΡ
セル1	0	0
セル3	0	0
セル5	0	0

【0078】行指標iはここでは単純化のため省略され る。ブロック消去はBı、Bı、・・をV。。に持ち上げ、 B。、B2...及び全てのワード・ラインをGNDに維 持することにより達成される。

【0079】スキッピ・ドミノ機構は読出しオペレーシ ョンでは必要ないが、全体メモリ・アレイ設計を単に単 30 純化するために使用される。

【0080】従って、本発明のメモリ・アレイ・アーキ テクチャは、次のようなメモリを提供する。すなわち、

- a) 3つの自己整合ポリシリコン層を使用することによ り、よりコンパクトなメモリ・アレイを生成する。更に 自己整合機構はオーバレイ公差を不要にする。更に自己 整合機構は、あるポリシリコン層と別のポリシリコン層 とのオーバラップを最小化し、それによりメモリ・アレ イ性能に直接影響する寄生容量を最小化する。
- b) NOR論理メモリ・アレイの性能及び設計の単純 化、並びにNAND論理メモリよりも高密度を有する。
- c) 高度に添加されたソース/ドレイン注入により接続 されるビット・ラインを有し、16デバイスよりも大き な距離で実現される金属スティッチングを可能にする。 従って、1メモリ・アレイ当たりの金属スティッチング の量が低減され、高密度メモリ・アレイ設計を許容す る。
- d) 選択ゲート・デバイスを使用せず、それにより
- i) より近接したビット・ライン間隔を許容する。

\* 合、セル0をプログラムするために、最左端ビット列B OがVPに持ち上げられ、他の全ての列はGNDであ る。次に列B1及びB2がVPに持ち上げられ、セル2 がプログラムされる。同様に列B3及びB4がVPに持 ち上げられ、セル4がプログラムされる。一方、奇数サ ブアレイがプログラムされる場合には、セル1をプログ ラムするためにB0及びB1がVPにセットされ、他の 全ての列はGNDである。同様に列B2及びB3がVP に持ち上げられて、セル3がプログラムされる。このプ ロシージャは、奇数サブアレイ全体がプログラムされる まで継続する。

#### 【表7】

	B 2	В3	B 4	B 5	B6
	0	0	0	0	0
)	VΡ	0	0	0	0
•	VΡ	VΡ	VΡ	0	0
	VΡ	VΡ	VΡ	VΡ	VΡ
	0	0	VΡ	VΡ	VΡ
	0	0	0	0	VΡ

ることにより、高密度を提供する。

- i i i) 消費電力の低減を可能にする。
- e)比較的低いプログラミング電圧を用いて、チャネル ・ホット・エレクトロン・トンネル現象によりプログラ ミングするので、より髙速なプログラミング時間及びよ り近接したビット・ライン間隔を許容する。
- f ) 製造コストの相対的な低減を可能にする。

【0081】本発明は特定の好適な態様に関連して述べ られてきたが、当業者には上述の説明を鑑み、本発明の 趣旨及び範囲から逸脱すること無しに多くの別の態様及 び変更が明らかであろう。従って、本発明はこれらの別 の態様及び変更も包含するものである。

【0082】まとめとして、本発明の構成に関して以下 の事項を開示する。

【0083】(1)基板内にメモリ・セルのアレイを製 40 作する方法であって、

- a) 前記基板上に隆起した分離領域を形成する工程であ って、前記基板のアレイ活性領域上に第1の熱酸化物層 を成長させる工程と、前記第1の熱酸化物層上に浮遊ゲ ートを形成する第1の導電層を付着する工程と、前記第 1の導電層上に窒化物層を付着する工程とを含む、前記 形成工程と、
- b) 前記第1の導電層及び前記窒化物層をマスキング及 びエッチングし、第1の方向に延びる複数の間隔を置い た細長のスタックを形成する工程と、
- i i ) 1 アレイ当たりのメモリ・セル数の増加を許容す 50 c)前記スタック間の前記アレイ活性領域に、前記基板

と反対の電導性タイプを有する不純物を注入し、前記第 1の方向に延び、実質的に平坦な輪郭を有する連続的な 細長の拡散レールを形成する工程であって、前記拡散レ ールが間隔を置いたビット列ラインを形成する、前記注 入工程と、

- d ) 前記拡散レール上及び前記第1の導電層のエッジ上 に第2の熱酸化物層を成長させる工程と、
- e)前記第2の熱酸化物層上に、補助ゲートを形成する 第2の導電層を付着する工程と、
- f)前記第2の導電層を前記窒化物層と同一平面になる 10 ように平坦化する工程と、
- g) 前記第2の導電層上に第3の熱酸化物層を成長させ る工程と、
- h) 前記窒化物層を選択的にエッチングして、前記第1 の導電層を覆う前記窒化物層の1部を除去し、前記第1 の導電層を露出させるエッチング工程と、
- i) 前記露出した第1の導電層上に第1の絶縁層を形成 する工程と、
- j) 前記第1の絶縁層上に第3の導電層を付着する工程
- k) 前記第3の導電層上に第2の絶縁層を付着する工程 と、
- 1)前記第3の導電層及び前記第2の絶縁層をパターニ ングして、ワード・ラインを形成するパターニング工程 と、
- m) 前記第1の導電層を選択的にエッチングして、前記
- 第1の導電層を前記第3の導電層と実質的に位置整合 し、電界分離領域を形成するエッチング工程と、を含
- む、方法。 (2)前記電界分離領域に不純物を注入する工程と、前 30 給するステップと、
- 記電界分離領域上に酸化物層を形成する工程と、前記電 界分離領域上に第3の絶縁層を付着する工程と、を含 む、前記(1)記載の方法。
- (3)前記第1の導電層にリンを添加する工程を含む、 前記(1)記載の方法。
- (4) 前記第1の導電層がポリシリコンである、前記
- (1)記載の方法。
- (5) 前記基板がP型シリコン基板である、前記(1) 記載の方法。
- 純物である、前記(5)記載の方法。
- (7) 前記第2の導電層がポリシリコンである、前記
- (1)記載の方法。
- (8) 各ビット列ラインが、該ビット列ラインに関連付 けられる各隣接アレイ・セル対のソース領域及びドレイ ン領域を規定する、前記(1)記載の方法。
- (9) 前記第2の導電層にリンを添加する工程を含む、 前記(1)記載の方法。
- (10) 前記第1の絶縁層がONO共重合絶縁層を含 む、前記(1)記載の方法。

(11)前記第3の導電層がポリシリコンである、前記 (1)記載の方法。

24

- (12) 前記第3の絶縁層がリン・ケイ酸ガラスから成 る、前記(2)記載の方法。
- (13)前記アレイがNビット・ライン及びMワード・ ラインを有する、前記(1)記載の方法により形成され るメモリ・アレイ。
- (14)前記(13)の前記アレイにデータ・ワードを 書込む方法が、
- a) Nビット・ラインの各々に第1の電位を供給するス テップと、
  - b)書込みオペレーションが最下位ビット・ラインまた はN番目のビット・ラインのいずれから開始するかを決 定するステップと、
  - c) 前記ステップb) で前記書込み方法が前記最下位ビ ット・ラインから開始すると決定された場合、第2の電 位を前記最下位ビット・ラインに供給し、順次前記第2 の電位を各続くビット・ラインに供給するステップと、
- d) 前記ステップb) で前記書込み方法が前記N番目の 20 ビット・ラインから開始すると決定された場合、前記第 2の電位を前記N番目のビット・ラインに供給し、順次 前記第2の電位を各ビット・ラインに降順に供給するス テップと、を含む、方法。
  - (15)次のデータ・ワードを書込むように、前記ステ ップa)乃至d)を繰返すステップを含む、前記(1 4)記載の方法。
  - (16) a) 前記第1の電位を前記N番目のビット・ラ インに供給するステップと、
  - b)前記第2の電位をN-1番目のビット・ラインに供
    - c)前記第1の電位を前記N番目のビット・ラインに供 給するステップと、
      - d) その後Nを1減分するステップと、
    - e)全てのビット・ラインが前記第1の電位になるま で、前記ステップa)乃至c)を繰返すステップと、を 含む、前記(14)記載の方法。
    - (17) 前記(13)の前記アレイのセルを読出す方法
    - a) ワード・ラインをアクセスするステップと、
- (6)前記注入工程 c)において、前記不純物がN型不 40 b)前記アクセスされるワード・ラインに関連付けられて読出されるセルを選択するステップと、
  - c) 前記選択セルに関連付けられるビット・ラインを第 1の電位にブリチャージするステップと、
  - d)前記プリチャージされるビット・ラインの直前のビ ット・ラインに第2の電位を供給するステップと、
  - e) 前記プリチャージされるビット・ラインの直後のビ ット・ラインに第1の電位を供給するステップと、を含 む、方法。
  - (18) 基板内にメモリ・セルのアレイを製作する方法 **50 であって、**

- a)前記基板上に電界分離領域を形成する工程と、
- b) 前記基板のアレイ活性領域上に第1の絶縁層を付着 する工程と、

- c) 前記第1の絶縁層上に浮遊ゲートを形成する第1の 導電層を付着する工程と、
- d) 前記第1の導電層上に第2の絶縁層を形成する工程 ٤.
- e) 前記第1の導電層及び前記第2の絶縁層をマスキン グ及びエッチングし、第1の方向に延びる前記第1の導 電層及び前記第2の絶縁層の複数の間隔を置いた細長の 10 スタックを形成する工程と、
- f ) 前記スタック間の前記アレイ活性領域に、前記基板 と反対の電導性タイプを有する不純物を注入し、間隔を 置いたビット列ラインを形成する第1の方向に延びる細 長の拡散レールを形成する工程であって、前記拡散レー ルが実質的に平坦な輪郭を有する、前記注入工程と、
- g) 前記第1の導電層により覆われない前記アレイ活性 領域の1部上に第3の絶縁層を形成する工程と、
- h) 前記第3の絶縁層上に制御ゲートを形成する第2の 導電層を付着する工程と、
- i) 前記第2の導電層上に第4の絶縁層を付着する工程 Ł.
- j) 前記第2の絶縁層及び前記第2の導電層をマスキン グ及びエッチングし、続いて、前記第1の絶縁層及び前 記第1の導電層をマスキング及びエッチングすることに より、前記第1の導電層を前記第2の導電層に位置整合 する工程と、
- k) 前記第1及び第2の導電層のエッジ上に第5の絶縁 層を形成する工程と、
- 1)前記アレイ活性領域上に第3の導電層を付着する工 30
- m) 前記第3の導電層上に第6の絶縁層を付着する工程 ٤.
- n)前記第6の絶縁層及び前記第3の導電層をパターニ ングして、前記アレイ活性領域上に電界遮蔽を形成する バターニング工程と、を含む、方法。
- (19) 前記第1の導電層がポリシリコンである、前記
- (18) 記載の方法。
- (20)前記第1の導電層にリンを添加する工程を含 む、前記(19)記載の方法。
- (21)前記基板がP型シリコン基板である、前記(1 8)記載の方法。
- (22) 前記注入工程 f ) において、前記不純物がN型 不純物である、前記(21)記載の方法。
- (23) 前記第2の導電層がポリシリコンである、前記
- (21) 記載の方法。
- (24)前記第2の導電層にリンを添加する工程を含 む、前記(23)記載の方法。
- (25) 各ビット列ラインが、該ビット列ラインに関連 付けられる各隣接アレイ・セル対のソース領域及びドレ 50 【図7】露出した第1のポリシリコン層18を酸化し、

- イン領域を規定する、前記(18)記載の方法。
- (26)前記第2の絶縁層が酸化物及び窒化物を含む、 前記(18)記載の方法。
- (27) 前記第3の導電層がポリシリコンである、前記
- (18) 記載の方法。
- (28) 前記第3の導電層にリンを添加する工程を含 む、前記(27)記載の方法。
- (29)前記形成ステップk)が、前記第1及び第2の ポリシリコン層の前記エッジを封止する酸化物層を形成 する工程と、前記酸化物層上に、酸化物及び窒化物を含 むスペーサを形成する工程と、を含む、前記(18)記 載の方法。
- (30)メモリ・セルのアレイであって、第1の電導性 タイプを有する基板と、分離領域を規定する第1の方向 に延びる複数の細長のスタックであって、前記の各スタ ックが、前記基板の活性領域上に配置される第1の熱酸 化物層と、前記第1の熱酸化物層上に配置され、浮遊ゲ ートを形成する第1の導電層と、を含む、前記スタック と、前記基板の前記活性アレイ領域、及び前記スタック 間に注入される複数の連続的な細長の拡散レールであっ て、前記レールが前記第1の方向に延び、実質的に平坦 な輪郭を有し、前記基板と反対の第2の電導性タイプを 有する不純物を含み、前記の各拡散レールがビット列ラ イン、及び該ビット列ラインに関連付けられる各隣接ア レイ・セル対のソース領域及びドレイン領域を規定す る、前記拡散レールと、前記拡散レール上及び前記第1 の導電層の前記エッジ上に配置される第2の熱酸化物層
- と、前記第2の熱酸化物層上に、前記窒化物層と実質的 に同一平面になるように配置されて、補助ゲートを形成 する第2の導電層と、前記第2の導電層上の第3の熱酸 化物層と、前記第1の導電層上に配置される第1の絶縁 層と、複数のワード・ラインであって、前記第1の絶縁 層上に、前記第1の導電層と位置整合するように配置さ れる第3の導電層と、前記第3の導電層上に配置される 第2の絶縁層と、を含む、前記ワード・ラインと、を含 む、アレイ。

#### 【図面の簡単な説明】

- 【図1】本発明のメモリ・アレイの1態様の上面図であ
- 【図2】基板12上に分離領域14を形成する工程を示 す図である。
  - 【図3】アレイ領域でストライブ19を切り込む工程を
  - 【図4】アレイ領域にN+型不純物を添加し、N型領域 24を形成する工程を示す図である。
  - 【図5】N型領域24上に第2のポリシリコン層28を 付着し、平坦化する工程を示す図である。
  - 【図6】第2のポリシリコン層28上に酸化物層34を 成長させる工程を示す図である。

ON O共重合絶縁層36の底面酸化物層を形成する工程を示す図である。

27

【図8】ONO共重合絶縁層36上に第3のポリシリコン層38を、更にその上に絶縁層40を付着する工程を示す図である。

【図9】第1のポリシリコン層18を選択的にエッチングした後の、図1のライン2H-2Hに沿う断面図である

【図10】第1のポリシリコン層18を選択的にエッチングした後の、図1のライン21-21に沿う断面図で 10ある。

【図11】第1のポリシリコン層18を選択的にエッチングした後の、図1のライン2J-2Jに沿う断面図で\*\*\*

【図12】先行エッチング工程の結果、アレイ内に形成される電界分離領域44を示す図である。

【図 1 3 】本発明のメモリ・アレイの別の態様の上面図 である。

【図14】基板104上に電界分離領域102を形成する工程を示す図である。

【図15】アレイ活性領域108上にトンネル酸化物層106、第1のポリシリコン層110、共重合絶縁層113を付着する工程を示す図である。

【図16】共重合絶縁層113及び第1のポリシリコン層110をエッチングによりパターニングする工程を示す図である。

【図17】図16を別の方向から見た図である。

【図18】アレイ活性領域をマスクし、基板内にN型添加物を注入して、スタック109間に連続的な拡散レール103を形成する工程を示す図である。

【図19】ボリシリコン層110により覆われないアレイ活性領域の全ての部分上に、酸化物層115を成長させる工程を示す図である。

【図20】制御ゲートを形成するために、第2のポリシリコン層114を付着し、絶縁層117により覆う工程を示す図である。

\* 【図21】絶縁層117及びポリシリコン層114をエッチングによりパターニングし、支援回路のセルのゲート電極を形成する工程を示す図である。

【図22】エッチングの結果生成されたゲート電極を示す図である。

[図23] 浮遊ゲート110間の電界分離領域101を 注入する工程、及びポリシリコン層110及び114に より規定されるスタックのエッジを封止する酸化物層1 25を形成する工程を示す図である。

10 【図24】スペーサ126を酸化物125上に形成し、 アレイ活性領域上に第3のポリシリコン層130を付着 してリンにより添加し、その上に絶縁層を付着する工程 を示す図である。

【図25】本発明のメモリ・アレイの回路図である。

【図26】スキッピ・ドミノ書込み機構を表す図25の 回路図の部分図である。

【符号の説明】

10 メモリ・アレイ

12、104 基板

20 14、102 分離領域

16、106 トンネル酸化物層

17、108 アレイ活性領域

18、110 第1のポリシリコン層(浮遊ゲート)

19、109 スタック(またはストライプ)

20 保護層(窒化物層)

24、103 N型領域(拡散レール)

26、34、115、125 酸化物層

28、114 第2のポリシリコン層

36、113 共重合絶縁層

30 38、130 第3のポリシリコン層(ワード・ライン)


40、48、117、132 絶縁層

44、101 電界分離領域


46、123 ホウ素注入


126 スペーサ


[図2]




[図3]








【図22】




【図24】



【図23】

【図25】



[図26]

	to co B	1 C1 I	2 C2 E	C B	C4 B	a Ca t
WO					三	
Wt-				/		
		<u>_</u> =	_ <u></u> ==	_= <u>_</u>	_==	
W2	1	1	<u> </u>		1	1
						_~~

フロントページの続き

(72)発明者 ニボ・ロベド

アメリカ合衆国12540、ニューヨーク州ラ グランジビル、サンダンス・ロード 1 (72)発明者 ロバート・シィ・ウォン アメリカ合衆国12603、ニューヨーク州ボ キプシ、ソーンベリィ・ウェイ 7